

11.0 A/D 変換器モジュール

A/D 変換器モジュールは、28 ピンデバイスには 5 入力、他のデバイスには 8 入力があります。

アナログ入力はサンプル・アンド・ホールドコンデンサを充電します。サンプル・アンド・ホールドコンデンサの出力は変換器への入力になります。変換器は逐次比較でアナログレベルをデジタルにします。アナログ入力信号の A/D 変換の結果、対応する 10 ビットのデジタル値が得られます。

この A/D 変換器には、スリープモード中も動作できるというユニークな機能があります。スリープ中に動作するには、A/D 用の内部 RC オシレータを A/D クロックとして使用する必要があります。

A/D モジュールには次の 4 つのレジスタがあります。

- A/D 結果 High レジスタ (ADRESH)
- A/D 結果 Low レジスタ (ADRESL)
- A/D 制御レジスタ 0 (ADCON0)
- A/D 制御レジスタ 1 (ADCON1)

図 11-1 に示す ADCON0 レジスタは AD モジュールの動作を制御します。図 11-2 に示す ADCON1 レジスタはポートピンの機能を構成します。ポートピンはアナログ入力 (RA3 は電圧リファレンスとしても) またはデジタル I/O として構成できます。

図 11-1: ADCON0 レジスタ (アドレス: 1Fh)

R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0	U-0	R/W-0
ADCS1	ADCS0	CHS2	CHS1	CHS0	GO/DONE	—	ADON
bit7						bit0	
<p>bit 7-6: ADCS1:ADCS0: AD 変換クロックセレクトビット</p> <p>00 = FOSC/2 01 = FOSC/8 10 = FOSC/32 11 = FRC (RC 発振)</p> <p>bit 5-3: CHS2:CHS0: アナログチャンネルセレクトビット</p> <p>000 = channel 0, (RA0/AN0) 001 = channel 1, (RA1/AN1) 010 = channel 2, (RA2/AN2) 011 = channel 3, (RA3/AN3) 100 = channel 4, (RA5/AN4) 101 = channel 5, (RE0/AN5)⁽¹⁾ 110 = channel 6, (RE1/AN6)⁽¹⁾ 111 = channel 7, (RE2/AN7)⁽¹⁾</p> <p>bit 2: GO/DONE: A/D 変換ステータスビット</p> <p>If ADON = 1 1 = A/D 変換中 (このビットをセットすると A/D 変換が開始します) 0 = A/D 変換中ではない (このビットは A/D 変換が終了すると自動的にハードウェアでクリアされます)</p> <p>bit 1: なし: 「0」とリードされる</p> <p>bit 0: ADON: A/D ON ビット</p> <p>1 = AD 変換器モジュールは動作中 0 = AD 変換器モジュールはオフになり、消費電流なし</p> <p>注意 1: これらのチャンネルは 28 ピンデバイスにはありません。</p>							

R = リード可能なビット
W = ライト可能なビット
U = なし、「0」とリードされる
- n = POR リセットでの値

PIC16F87X

図 11-2: ADCON1 レジスタ (アドレス 9Fh)

U-0	U-0	R/W-0	U-0	R/W-0	R/W-0	R/W-0	R/W-0	R/W-0			
ADFM	—	—	—	PCFG3	PCFG2	PCFG1	PCFG0				
bit7								bit0			

R = リード可能ビット
 W = ライト可能ビット
 U = なし、「0」とリードされる
 - n = PORリセットでの値

bit 7: **ADFM:** A/D 結果フォーマットセレクト
 1 = 右詰。ADRESH の 6MSb は「0」とリードされる。
 0 = 左詰。ADRESL の 6LSb は「0」とリードされる。

bit 6-4: なし:「0」とリードされる

bit 3-0: **PCFG3:PCFG0:** A/D ポート構成コントロールビット

PCFG3: PCFG0	AN7 ⁽¹⁾ RE2	AN6 ⁽¹⁾ RE1	AN5 ⁽¹⁾ RE0	AN4 RA5	AN3 RA3	AN2 RA2	AN1 RA1	AN0 RA0	VREF+	VREF-	CHAN / REFS
0000	A	A	A	A	A	A	A	A	VDD	VSS	8/0
0001	A	A	A	A	VREF+	A	A	A	RA3	VSS	7/1
0010	D	D	D	A	A	A	A	A	VDD	VSS	5/0
0011	D	D	D	A	VREF+	A	A	A	RA3	VSS	4/1
0100	D	D	D	D	A	D	A	A	VDD	VSS	3/0
0101	D	D	D	D	VREF+	D	A	A	RA3	VSS	2/1
011x	D	D	D	D	D	D	D	D	VDD	VSS	0/0
1000	A	A	A	A	VREF+	VREF-	A	A	RA3	RA2	6/2
1001	D	D	A	A	A	A	A	A	VDD	VSS	6/0
1010	D	D	A	A	VREF+	A	A	A	RA3	VSS	5/1
1011	D	D	A	A	VREF+	VREF-	A	A	RA3	RA2	4/2
1100	D	D	D	A	VREF+	VREF-	A	A	RA3	RA2	3/2
1101	D	D	D	D	VREF+	VREF-	A	A	RA3	RA2	2/2
1110	D	D	D	D	D	D	D	A	VDD	VSS	1/0
1111	D	D	D	D	VREF+	VREF-	D	A	RA3	RA2	1/2

A = アナログ入力
 D = デジタル I/O

注意 1: これらのチャンネルは 28 ピンデバイスにはありません。

ADRESH:ADRESL レジスタは 10 ビットの A/D 変換結果が入ります。A/D 変換が終了すると、結果が A/D 結果レジスタのペアにロードされ、GO/DONE ビット (ADCON0<2>) がクリアされて、A/D 割り込みフラグビット ADIF がセットされます。A/D モジュールのブロック図を図 11-3 に示します。

A/D モジュール設定後は、変換開始前に選択したチャネルをアクイジションする必要があります。アナログ入力チャネルには、対応する TRIS ビットを入力として選択しなければなりません。サンプル時間を決定するには、11.1 節を参照してください。このアクイジション時間が経過した後に A/D 変換を開始できます。A/D 変換を実行するには次のステップに従います。

1. A/D モジュールを構成します。
 - アナログピン/電圧リファレンス/デジタル I/O を構成します (ADCON1)
 - A/D 入力チャネルを選択します (ADCON0)
 - A/D 変換クロックを選択します (ADCON0)
 - A/D モジュールをオンにします (ADCON0)
2. A/D 割り込みを設定します (必要な場合)
 - ADIF ビットをクリアします
 - ADIE ビットをセットします
 - GIE ビットをセットします
3. 必要なアクイジション時間を待ちます
4. 変換を開始します
 - GO/DONE ビットをセットします (ADCON0)
5. 以下のどちらかにより A/D 変換が終了するのを待ちます
 - GO/DONE ビットがクリアされたか確認する
 - または
 - A/D 割り込みを待つ
6. A/D 結果レジスタのペア (ADRESH:ADRESL) をリードして、必要ならば ADIF をクリアします
7. 次回の変換については、必要に応じてステップ 1 またはステップ 2 から実行します。1 ビットあたりの A/D 変換時間は T_{AD} として定義されます。次のアクイジション開始前に、少なくとも $2T_{AD}$ 待つ必要があります。

PIC16F87X

図 11-3: A/D のブロック図





図 11-4 に変換のシーケンスと使用する時間を示します。アキュイジション時間は、A/D モジュールのホールド用コンデンサが外部電圧レベルに接続される時間です。また、12T_{AD} の変換時間がありますが、これは GO

ビットがセットされたときに始まります。これら2つの時間の合計がサンプリング時間です。ホールド用コンデンサがA/D 変換にされるべき電圧まで充電するまでの最小時間があります。

図 11-4: A/D 変換のシーケンス



11.1 A/D アキュイジションの条件

A/D 変換器が規定の精度に結果を出すには、ホールド用コンデンサ (CHOLD) を入力チャンネルの電圧までフル充電されなければいけません。アナログ入力モデルを図 11-5 に示します。ソースインピーダンス (R_s) と内部サンプリングスイッチ (R_{ss}) インピーダンスはコンデンサ C_{HOLD} の充電に必要な時間に直接関係します。サンプリングスイッチ (R_{ss}) のインピーダンスはデバイスの電圧 (V_{DD}) により変化します (図 11-5 を参照)。アナログソースの最大推奨インピーダンスは 10kΩ です。インピーダンスが少なくなるほど、アキュイジション時間も少なくなります。アナログ入力チャンネルが選択 (または、変更) された後は、変換が開始する前にこのアキュイジションを行わなければなりません。

最小アキュイジション時間を計算するには、公式 11-1 を使用することができます。この公式は 1/2LSb のエラーを使用する (A/D は 1024 ステップ) ことを想定しています。1/2LSb エラーは A/D が規定の分解能を満たすために許された最大エラーです。

例 11-1 に最小必要アキュイジション時間 T_{ACQ} の計算を示します。この計算は次のアプリケーションシステムの想定に基づいています。

CHOLD	=	120 pF
R _s	=	10 kΩ
Conversion Error	≤	1/2 LSb
VDD	=	5V → R _{ss} = 7 kΩ (図 11-5 のグラフ参照)
Temperature	=	50°C (system max.)
VHOLD	=	0V @ time = 0

公式 11-1: アキュイジション時間

TACQ	=	Amplifier Settling Time + Holding Capacitor Charging Time + Temperature Coefficient
	=	TAMP + Tc + TCOFF

PIC16F87X

公式 11-2: A/D 最小チャージ時間

$$V_{\text{HOLD}} = (V_{\text{REF}} - (V_{\text{REF}}/2048)) \cdot (1 - e^{-(T_c/\text{CHOLD})(R_{\text{IC}} + R_{\text{SS}} + R_{\text{S}})})$$

or

$$T_c = -(120 \text{ pF})(1 \text{ k}\Omega + R_{\text{SS}} + R_{\text{S}}) \ln(1/2047)$$

例 11-1: 最小必要アキュジション時間の計算方法

$$T_{\text{ACQ}} = T_{\text{AMP}} + T_c + T_{\text{COFF}}$$

温度係数は、温度 > 25 °C のときのみ必要です。

$$T_{\text{ACQ}} = 2 \mu\text{s} + T_c + [(Temp - 25^\circ\text{C})(0.05 \mu\text{s}/^\circ\text{C})]$$

$$T_c = -\text{CHOLD} (R_{\text{IC}} + R_{\text{SS}} + R_{\text{S}}) \ln(1/2047)$$

$$= -120 \text{ pF} (1 \text{ k}\Omega + 7 \text{ k}\Omega + 10 \text{ k}\Omega) \ln(0.0004885)$$

$$= -120 \text{ pF} (18 \text{ k}\Omega) \ln(0.0004885)$$

$$= -2.16 \mu\text{s} (-7.6241)$$

$$= 16.47 \mu\text{s}$$


$$T_{\text{ACQ}} = 2 \mu\text{s} + 16.47 \mu\text{s} + [(50^\circ\text{C} - 25^\circ\text{C})(0.05 \mu\text{s}/^\circ\text{C})]$$

$$= 18.447 \mu\text{s} + 1.25 \mu\text{s}$$

$$= 19.72 \mu\text{s}$$

- 注意 1:** リファレンス電圧 (VREF) は、それ自身をキャンセルするので、この式に影響を与えません。
- 注意 2:** ホールド用コンデンサ (CHOLD) は各変換後、放電させません。
- 注意 3:** アナログ信号源の推奨インピーダンスは 10kΩ 以下です。これは、ピンのリーク仕様を満たすために必要です。
- 注意 4:** 変換終了後、アキュジションが再開する前に 2.0TAD の遅延が終了しなければなりません。この時間中はホールド用コンデンサは選択された A/D 入力チャンネルに接続されません。

図 11-5: アナログ入力モデル



11.2 A/D 変換クロックの選択

1 ビット当たりの A/D 変換時間は TAD として定義されます。A/D 変換は、10 ビット変換には最小 12TAD が必要です。A/D 変換クロックのソースはソフトウェアで選択します。TAD のオプションとして次のものがあります。

- 2Tosc
- 8Tosc
- 32Tosc
- 内部 RC オシレータ

正しい A/D 変換のために、必ず A/D 変換クロックを (TAD) を最小 TAD 時間の 1.6 μ 秒以上にします。

表 11-1 と表 11-2 にデバイスの動作周波数と選択した A/D クロックソースによる TAD 時間を示します。

表 11-1 TAD vs. デバイスの動作周波数 (標準デバイス (C))

AD クロックソース (TAD)		デバイスの周波数			
動作	ADCS1:ADCS0	20 MHz	5 MHz	1.25 MHz	333.33 kHz
2Tosc	00	100 ns ⁽²⁾	400 ns ⁽²⁾	1.6 μs	6 μs
8Tosc	01	400 ns ⁽²⁾	1.6 μs	6.4 μs	24 μs ⁽³⁾
32Tosc	10	1.6 μs	6.4 μs	25.6 μs ⁽³⁾	96 μs ⁽³⁾
RC	11	2 - 6 μs ^(1,4)	2 - 6 μs ^(1,4)	2 - 6 μs ^(1,4)	2 - 6 μs ⁽¹⁾

凡例： 網掛部分は推奨範囲外になります。

注意 1: RC ソースの標準 TAD 時間は 4 μ 秒です。

2: これらの値は最小必要 TAD 時間に違反しています。

3: 変換時間を短くするため、別のクロックソースをお勧めします。

4: デバイスの周波数が 1 MHz より速い場合、RC の A/D 変換ソースはスリープでのみの使用を推奨します。

5: 拡張電圧デバイス (LC) については、電気的特性の章を参照してください。

11.3 アナログポートピンの構成

ADCON1 および TRIS レジスタは A/D ポートピンの動作を制御します。アナログ入力として希望するポートピンにはそれに対応する TRIS ビットのセット (入力) が必要です。TRIS ビットがクリア (出力) された場合、デジタル出力レベル (VOH または VOL) が変換されます。

CHS2:CHS0 ビットおよび TRIS ビットの状態に関係なく A/D 変換は行われます。

注意 1: アナログ入力チャンネルとして構成されるピンをリードすると 0 (Low レベル) とリードされます。デジタル入力として構成されるピンはアナログ入力と変換します。デジタル入力のアナログレベルは変換精度に影響を与えません。

注意 2: デジタル入力 (AN7:ANO を含む) と設定されたピンにアナログレベルが入力されると、入力バッファがデバイスの仕様外の電流を消費することがあります。

PIC16F87X

11.4 A/D 変換

例 11-1 に A/D 変換の実行方法を示します。アナログピンはアナログ入力として構成されています。アナログリファレンス (VREF) はデバイスの VDD と VSS です。A/D 割り込みは発生可、A/D 変換クロックは FRC、A/D 結果は左詰されます。変換は RAO/ANO ピン (チャンネル 0) で実行されます。

注意： GO/DONE ビットは A/D をオンにする命令と同じ命令ではセットできません。

変換中に GO/DONE ビットをクリアすると、変換を中断することになります。中断した場合は、A/D 結果レジスタは更新されません。つまり、ADRESH:ADRESL レジスタは最後に完了した変換値 (または ADRESH:ADRESL レジスタに最後にライトされた値) を保持します。A/D 変換の中断後は、次のアキュジションを開始する前に 2TAD のウェイトが必要です。この 2TAD のウェイト後、選択されたチャンネルでのアキュジションが自動的に開始します。

図 11-6 では、GO ビットがセットされた後、1 回目のセグメントに最低で Tcy、最大で TAD です。

例 11-1: A/D 変換

```

BSF    STATUS, RP0      ; Bank 1 を選択する
BCF    STATUS, RP1      ;
CLRFB  ADCON1           ; A/D 入力を構成する
BSF    PIE1, ADIE       ; A/D 割り込みを発生可にする
BCF    STATUS, RP0      ; Bank 0 を選択する
MOVLW  B'11000001'     ; RC クロック、A/D はオン、チャンネル 0 を選択
MOVWF  ADCON0           ;
BCF    PIR1, ADIF       ; A/D 割り込みフラグビットをクリアする
BSF    INTCON, PEIE     ; 周辺割り込みを発生させる
BSF    INTCON, GIE      ; すべての割り込みを発生させる
;
; 選択した入力チャンネルに必要なサンプリング時間が経過後、
; 変換を開始します。
;
BSF    ADCON0, GO       ; A/D 変換を開始する
:
:                       ; A/D 変換が完了すると、ADIF ビットがセットされ、
:                       ; GO/DONE ビットがクリアされる。
    
```

図 11-6: A/D 変換の TAD サイクル





図 11-7: A/D 動作のフローチャート



11.4.1 A/D 結果レジスタ

ADRESH:ADRESL レジスタのペアは、A/D 変換の終了時に 10ビットの A/D 結果がロードされるロケーションです。このレジスタのペアは 16 ビット幅です。A/D モジュールは、16 ビット結果レジスタの 10 ビットの結果に左または右詰できます。A/D フォーマットセレクトビット (ADFM) はこの左詰または右詰を制御します。図 11-8 に A/D 結果の詰め方を示します。余分なビットには「0」がロードされます。A/D 結果がこれらのロケーションをオーバーライドしない場合 (A/D を使用しない)、これらのレジスタは汎用 8 ビットレジスタとして使用できます。

11.5 スリープ中の A/D 動作

A/D モジュールはスリープ中も動作できます。そのためには、A/D クロックソースを RC (ADCS1:ADCS0=11) にセットする必要があります。RC クロックソースが選択されると、A/D モジュールは 1 命令サイクル待ってから変換を開始します。これにより、SLEEP 命令を実行して、変換によるデジタル変換ノイズを除去することができます。変換が終了すると、GO/DONE ビットがクリアされて、結果が ADRES レジスタにロードされます。A/D 割り込みが発生可の場合は、デバイスはスリー

プから起動します。A/D 割り込み発生が許可されていない場合は、ADON ビットがセットされたままであっても、A/D モジュールはオフになります。

A/D クロックソースが別のクロックオプション (RC 以外) である場合、SLEEP 命令により変換は中断され、ADON ビットがセットされたままであっても、A/D モジュールはオフになります。

A/D をオフにすることにより、A/D モジュールは最も消費電流の低い状態になります。

注意: A/D モジュールがスリープ中に動作するには、A/D クロックソースを RC (ADCS1:ADCS0=11) に設定する必要があります。スリープ中に変換するには、GO/DONE ビットをセットした後すぐに SLEEP 命令を実行します。

PIC16F87X

11.6 リセットの影響

デバイスリセットによりすべてのレジスタは強制的にリセット状態になります。これにより A/D モジュールは強制的にオフになり、すべての変換が中止になります。

ADRESH:ADRESL レジスタの値はパワー・オン・リセットでは変更されません。ADRESH:ADRESL レジスタはパワー・オン・リセット後はデータが不定です。

図 11-8: A/D 結果の右/左詰め

