平成13年度 電子通信実験
1. 目的
ディジタル集積回路（Digital Integrated Circuit）のうち，TTL NAND回路について，その静特性（入力特性，電圧伝達特性，出力特性）を測定し，動作を理解する．
2. TTL NAND回路
図1にTTLの基本回路を示す．
図1のトランジスタTr1は，普通のトランジスタとは違って複数個のエミッタを持っており，マルチエミッタトランジスタと呼ばれる．
図1 TTL NAND 回路の基本回路
図1において，入力端子X1，X2，X3のいずれか1個以上が低電位（論理値0）のときは，電源VCCから抵抗R1を通る電流は低電位の入力端子へ流れ込み，Tr1のコレクタCには流れ込まない．
このため，トランジスタTr2にベース電流が流れないので，Tr2はoffとなり，出力端子Yの電位はほぼVCC（論理値1）となる．
つぎに，X1，X2，X3のすべてが高電位（論理値1）のときは，R1を通る電流は入力X1，X2，X3のいずれにも流れずにTr1のコレクタCへ流れ，この電流がTr2のベース電流となってTr2をonにし，出力Yの電位はほぼ0Ｖ（論理値0）となる．
以上の動作からわかるように，図1のTTL NAND回路は，Tr1によってAND回路を構成し，Tr2によってNOT回路を構成している．
市販されているICでは，雑音余裕度，スイッチングスピード，ファンアウト等を考慮して，出力回路が複雑になっている．
実際のNAND回路の構成を 図2に示す（実はこの図も等価回路に過ぎない）．
図2 実際の NAND 回路(7400)
この回路は2個の入力端子を持つNAND回路である．
本実験で用いるIC(7400)は，図2の回路が4回路組み込まれていて，Quad 2 Input Nand Gate と呼ばれる．本実験で用いる7400のICパッケージはDIP(Dual Inline Package)であり，その端子配列を 図3に示す．
図3 7400の端子配列
前ページ
目次
次ページ
- 2 -
